

Ministero delle Attività Produttive

Direzione Generale per lo Sviluppo Produttivo e la Competitività Ufficio Italiano Brevetti e Marchi Ufficio G2

Autenticazione di copia di documenti relativi alla domanda di brevetto per: Invenzione Industriale

MI2003 A 000484



Si dichiara che l'unita copia è conforme ai documenti originali depositati con la domanda di brevetto sopraspecificata, i cui dati risultano dall'accluso processo verbale di deposito.

₩5 APR. 2004

Roma, lì

BEST AVAILABLE COPY

IL FUNZIONARIO


Giampietro Carlotto. .

UFFICIO ITALIAN	IO BREVETTI E MA			NTICIPATA ACCESSIBILITA		MODULO A	1035 Enro	
A. RICHIEDENTE (I)	ETTO FER INVENZIO	SNE INDOSTRIALE, DEI	-03110 HISENVE, A	NTICIPATA ACCESSIBILITA	AL FUBBLI	.0	N.G.	
1) Denominazione	Simicroelect	ronics S.r.1.						
Residenza	AGRATE BRIAN	ZA (MI)	_		codice IC	n .95 .19 .m	96:8	
2) Denominazione								
Residenza	•							
B. RAPPRESENTANTE	DEL RICHIEDENTE PRESS	SO L'U.I.B.M.						
cognome nome L	PEZZOLI ENNIC) ED ALTRI			cod. fiscale L		ليبيب	
denominazione studi	io di appartenenza	MACCALLI & PEZZ	OLI S.r.1.			-		
via Settemb	rini		n. 40 cittā	MILANO		cap (201,2	4 (prov) MI	
C. DOMICILIO ELETTIV	/O destinatario							
via L			n. L citta			сар	(prov)	
D. TITOLO		classe proposta (sez/cl/s	ci) Land gruj	ppo/sottogruppo L/_	لبي			
"Circuito ad	anello ad agga	ancio di fase co	n iniezione di	impulsi di corre	nte per 1	migliorare	la	
linearità"								
L								
ANTICIPATA ACCESSIBI E. INVENTORI DESIGN		SI LI NO LXI		SE ISTANZA: DATA LLL/	cognome n		لىسىسا ٥	
		ico			•			
		ele						
F. PRIORITÀ			,,,			COLOCI IMENT	O DICEDIE	
nazione o orga	nizzazione	tipo di priorità	numero di domanda		egato S/R	SCIOGLIMENTO Data	N° Protocollo	
•		• •				1/1 - 1/1 - 1/		
2)								
•	DI DACCOITA COLTUDE	DI MICRORGANISMI, denomi			MATTE	DATION OF		
1	THE NAME OF THE PROPERTY OF TH	m muananamam, nemma	nazione i		H/A	W.	125	
H. ANNOTAZIONI SPEC	CIALL							
n. ANNUTAZIONI SPEC						UPUO A TE	ē A	
						ZOTENE T		
i		·				Euro Pas		
L						Con Tall The		
DOCUMENTAZIONE ALL	.EGATA		•			SCIOGLIMENT	D RISERVE	
N. es.	w 1 21 .					Data	N° Protocollo	
Doc. 1) PRO				licazioni (obbligatorio 1 esemplar	· .			
Doc. 2) 11 PRO				plare)dich sostitutiv		/لـــا/لــا/		
Doc. 3) 11 RIS		lettera d'incarico, procura o	riferimento procura gener	ele dich.sostitutiv	1			
Doc. 4) L RIS		designazione inventore			L	/لـــا/لـــا/		
Doc. 5) RIS	<u>3]</u>	documenti di priorità con tr	aduzione in italiano		conf	ronta singole priorita	à	
Doc. 6) RIS	<u> </u>	autorizzazione o atto di ces	sione		<u>L</u>	النا النا ال		
Doc. 7)		nominativo completo del ric						
8) attestati di versament		ECENTONOVANTUNO/					obbligatorio	
	4/03/2003	FIRMA DEL(I) RI	CHIEDENTE(I) LEN	TO DESCRIPTION OF THE PERSON O	0			
CONTINUA SI/NO L	ZOJ			TO TO				
DEL PRESENTE ATTO S	SI RICHIEDE COPIA AUTE	NTICA SI/NO LSI	\mathcal{O}		4 —			
CAMERA DI COMMERC	CIO IND. ART. E AGR. DI	MILANO M	ILANO				codic 2 5 5	
VERBALE DI DEPOSITO			3A 000484	· Reg. A.				
L'anno DUEN	MILATRE		, il giorpo	UATTORDICI		del mese di MAI	RZO	
	uindicato(i) ha(hanno) pres	sentato a me sottoscritto la pi	OV COM	1500		cessione del brevet		
	RIE DELL'UFFICIALE ROGA		13 2	香香			1	
	Jan StriomEr Hody		ठ 💮	E S P			0	
			TE SOL	1		77		
	IL DEPOSITANTE		The same			CUFFICIALE ROGA	VTE	
auges autustu			MANAGO ON THE STATE OF THE STAT			M CORTONESI		
			-					


L. RIASSUNTO

Un circuito ad anello ad aggancio di fase (100) è proposto per fornire un segnale di uscita avente una frequenza dipendente dalla frequenza di un segnale di riferimento, il circuito comprendendo mezzi (105) per ricavare un segnale di retroazione dal segnale di uscita, mezzi (115) per fornire un segnale di controllo indicativo di una differenza di fase tra il segnale di riferimento ed il segnale di retroazione, mezzi (120,125) per controllare la frequenza del segnale di uscita in funzione del segnale di controllo, e mezzi (235-242) per portare il circuito in una condizione di aggancio quando il segnale di riferimento ed il segnale di retroazione hanno la stessa frequenza ed una differenza di fase predefinita. Nel circuito dell'invenzione, i mezzi per portare il circuito nella condizione di aggancio comprendono mezzi (235-242) per condizionare il segnale di controllo ad avere un valore istantaneo sostanzialmente nullo nella condizione di aggancio tramite un segnale di condizionamento consistente di una serie di impulsi ciascuno corrispondente alla differenza di fase pre-definita.

M. DISEGNO



25



DESCRIZIONE

dell'invenzione industriale dal titolo:

"CIRCUITO AD ANELLO AD AGGANCIO DI FASE CON INIEZIONE DI IMPULSI DI CORRENTE PER MIGLIORARE LA LINEARITÀ"


5 A nome: STMicroelectronics S.r.l.

* * * * * MI 2003 A 0 00 48 4

La presente invenzione riguarda un circuito ad anello ad aggancio di fase (Phase-Locked Loop, o PLL).

Un PLL è un componente fondamentale di molti sistemi applicazioni esempio, in elettronici (ad 10 telecomunicazioni). Il PLL consiste di un circuito retroazionato negativamente che consente di moltiplicare la frequenza di un segnale di riferimento per un fattore di conversione selezionato; ciò dà luogo alla generazione di un segnale di uscita con la frequenza desiderata 15 controllabile e stabile.

A tale scopo, un divisore di frequenza scala la frequenza del segnale di uscita per il fattore di conversione. Il segnale che ne risulta è retroazionato ad un comparatore di fase, il quale rileva una differenza di fase tra il segnale di retroazione ed il segnale di riferimento; il comparatore di fase fornisce in uscita una corrente di controllo indicativa della differenza di fase. Un filtro di anello integra la corrente di controllo in una corrispondente tensione, la quale



5

10

15

20

ing. Ennio PEZZOLI N. Iscriz. 528 (in proprio e per gli altri)

segnale di uscita controlla la frequenza del conseguenza. In una condizione di aggancio, la frequenza del segnale di retroazione eguaglia la frequenza del riferimento; pertanto, la frequenza di sarà uquale alla frequenza di segnale di uscita riferimento moltiplicata per il fattore di conversione.

negativamente problema che impatta Un funzionamento del PLL è la non-linearità del comparatore Tipicamente, il comparatore di fase è di fase. implementato con una pompa di carica che è controllata da un rilevatore di frequenza e di fase (Phase Frequency Detector, o PFD). Il PFD consiste di due elementi bistabili (flip-flop), i quali sono settati in risposta al fronte di salita, rispettivamente, del segnale di riferimento e del segnale di retroazione; i due flip-flop sono resettati quando sia il segnale di riferimento sia il segnale di retroazione sono asseriti. La pompa di carica include due generatori di corrente che consistono di un PMOS superiore e di un NMOS inferiore; il PMOS è staticizzato nel flip-flop controllato dal valore associato con il segnale di riferimento, mentre l'NMOS è controllato dal valore staticizzato nel flip-flop associato con il segnale di retroazione.

Il comparatore di fase ha una caratteristica di 25 ingresso/uscita (che riporta una carica di uscita in

15

20

25

Ing. Ennio PEZZOLI N. iscriz. 528 (in proprio e per gli altri)


funzione di una differenza di fase di ingresso) che differisce significativamente da una linea retta ideale. Una tipica non-linearità è causata dal disallineamento tra il PMOS e l'NMOS nella pompa di carica. Un'ulteriore non-linearità è introdotta dalla variazione asimmetrica capacità non-lineari nel PFD. Una sorgente delle supplementare di non-linearità consiste della zona-morta carica. La non-linearità nella pompa di della I/O del comparatore di fase caratteristica di generalmente maggiore quando la differenza di fase assume zero (a causa del allo valori prossimi comportamento del PMOS e dell'NMOS nella pompa di carica).

è particolarmente Il problema sopramenzionato sentito in un PLL di tipo frazionario; in questo caso, il rapporto di divisione del divisore di frequenza cambia modo da ottenere fattore un in dinamicamente conversione medio uguale ad un numero frazionario. Tuttavia, il cambio nel rapporto di divisione provoca segnali spuri (o spurie) frazionari a spiazzamenti (offset) di frequenza da una portante che sono multipli della periodicità nel modello (pattern) di divisione. La non-linearità del comparatore di fase aumenta fortemente il livello delle spurie frazionarie, con un impatto negativo sulle prestazioni dell'intero PLL.

15

20

25



Diverse soluzioni sono state proposte negli ultimi anni per ridurre gli effetti della non-linearità del comparatore di fase descritta sopra.

Una configurazione tipica del comparatore di fase affronta il problema causato dalla zona-morta della pompa di carica introducendo una linea di ritardo sul percorso del segnale usato per resettare i flip-flop nel PFD.

implementazioni forzano il alcune Inoltre, comparatore di fase a lavorare in una porzione lineare della sua caratteristica di I/O; questo risultato è ottenuto mantenendo la differenza di fase tra il segnale di retroazione ed il segnale di riferimento diversa da zero nella condizione di aggancio. Ad esempio, soluzione nota nell'arte consiste nel generare segnali di reset separati per i flip-flop nel PFD tramite linee di ritardo asimmetriche. Una diversa soluzione è basata sull'iniezione di una corrente continua nel filtro di anello. In entrambi i casi, il PLL si aggancia quando la corrente totale fornita al filtro di anello in ogni In questa condizione, il segnale ciclo è zero. riferimento ed il segnale di retroazione hanno la stessa frequenza, ma una differenza di fase pre-definita.

Tuttavia, le soluzioni descritte sopra aumentano fortemente il livello di spurie di riferimento ad un offset attorno alla portante che è uguale alla frequenza

15

20

25



di riferimento. Tale problema è causato dal fatto che, sebbene nulla in media, la corrente iniettata nel filtro di anello ha un valore istantaneo che è diverso da zero. Di conseguenza, la tensione di controllo fornita in uscita dal filtro di anello presenta un'oscillazione (ripple) alla frequenza operativa del comparatore di fase.

Scopo della presente invenzione è di ovviare ai suddetti inconvenienti. Per raggiungere tale scopo, è proposto un circuito come indicato nella prima rivendicazione.

In breve, la presente invenzione prevede un circuito ad anello ad aggancio di fase per fornire un segnale di uscita avente una frequenza dipendente dalla frequenza di un segnale di riferimento, il circuito comprendendo mezzi per ricavare un segnale di retroazione dal segnale di uscita, mezzi per fornire un segnale di controllo indicativo di una differenza di fase tra il segnale di riferimento ed il segnale di retroazione, mezzi per controllare la frequenza del segnale di uscita in funzione del segnale di controllo, e mezzi per portare il circuito in una condizione di aggancio quando il segnale di riferimento ed il segnale di retroazione hanno la stessa frequenza ed una differenza di fase pre-definita, in cui i mezzi per portare il circuito nella condizione

Ing. Ennio PEZZOLI N iscriz. 528 (in proprio e per gli altri)

di aggancio comprendono mezzi per condizionare il segnale di controllo ad avere un valore istantaneo sostanzialmente nullo nella condizione di aggancio tramite un segnale di condizionamento consistente di una serie di impulsi ciascuno corrispondente alla differenza di fase pre-definita.

Inoltre, un corrispondente metodo di sintesi è anche incluso.

Ulteriori caratteristiche ed i vantaggi della soluzione secondo la presente invenzione risulteranno dalla descrizione di seguito riportata di una sua forma di realizzazione preferita, data a titolo indicativo e non limitativo, con riferimento alle figure allegate, in cui:

15 Figura 1 mostra i blocchi funzionali di un PLL che implementa la soluzione dell'invenzione,

Figura 2a è uno schema a blocchi di principio di un comparatore di fase del PLL,

Figure 2b e 2c sono diagrammi temporali semplificati

20 che descrivono il funzionamento (in una condizione di
aggancio) di un PLL, rispettivamente, secondo l'arte nota
e secondo una forma di realizzazione della presente
invenzione,


Figura 3a illustra un'implementazione preferita di 25 un circuito di condizionamento del PLL in combinazione

10

15

20

25



con un suo divisore di frequenza, e

Figura 3b descrive il funzionamento del circuito di condizionamento in un diagramma temporale semplificato.

Con riferimento in particolare alla Figura 1, è mostrato un PLL digitale 100 di tipo frazionario. Il PLL 100 è usato per sintetizzare un segnale di uscita Vo con una frequenza desiderata Fo (che definisce un canale di funzionamento del PLL 100). Il segnale di uscita Vo è ottenuto moltiplicando una frequenza Fr di un segnale di riferimento Vr per un fattore di conversione selezionato; il segnale di riferimento Vr è generato da un oscillatore al quarzo (non mostrato nella figura) che fornisce una pase dei tempi stabile e precisa.

Il PLL 100 implementa un anello di retroazione attraverso un divisore di frequenza 105 che riceve il segnale di uscita Vo. Il divisore di frequenza 105 è controllato da due segnali esterni N e K. Il parametro N definisce una componente intera del canale prescelto. Il parametro K è un valore di aggiustamento che consiste di un numero intero variabile da 0 ad un modulo F (con il valore K/F che definisce una componente frazionaria del canale). Il blocco 105 divide la frequenza Fo del segnale di uscita Vo alternativamente per N o N+1, in funzione del valore di aggiustamento K. Il segnale Vb che ne risulta (avente una frequenza Fb) è retroazionato ad un

10

15

20

25

Ing. Ennio PEZZOLI N. Iscriz. 528 (in proprio e per gli altri)

comparatore di fase 115.

Il blocco 115 confronta il segnale di retroazione Vb con il segnale di riferimento Vr. Il comparatore di fase 115 fornisce in uscita una corrente di controllo Id indicativa della differenza di fase tra i due segnali, la quale corrente Id è iniettata in un filtro di anello 120. Il filtro di anello 120 rimuove le componenti ad alta frequenza della corrente di controllo Id; inoltre, esso integra la corrente di controllo Id in una corrispondente tensione Vc. La tensione di controllo Vc pilota un oscillatore controllato in tensione (Voltage Controlled Oscillator, o VCO) 125, il quale fornisce il segnale di uscita Vo.


Durante il funzionamento del PLL 100, il VCO 125 inizia ad oscillare ad una frequenza propria (free-run) in conseguenza del rumore di fondo nel circuito. Assumendo che il valore di aggiustamento K sia uguale a 0, il sistema sopra descritto opera come un PLL di tipo intero. In questo caso, il divisore di frequenza 105 divide sempre la frequenza Fo del segnale di uscita Vo per N, in modo che Fd=Fo/N.

In una condizione di non-aggancio (come durante un'accensione iniziale oppure immediatamente dopo una commutazione di canale), la frequenza Fb del segnale di retroazione Vb è diversa dalla frequenza Fr del segnale:

10

15

20



di riferimento Vr. Pertanto, il comparatore di fase 115 fornisce in uscita una corrispondente corrente di controllo Id. La tensione di controllo Vc che ne risulta (dal filtro di anello 120) modifica di conseguenza la frequenza Fo del segnale di uscita Vo. In particolare, quando la frequenza di retroazione Fb è inferiore alla frequenza di riferimento Fr, la tensione di controllo Vc comanda il VCO 125 ad aumentare la frequenza di uscita Fo; al contrario, quando la frequenza di retroazione Fb è superiore alla frequenza di riferimento Fr, la tensione di controllo Vc comanda il VCO 125 a ridurre la frequenza di uscita Fo.

Dopo un periodo transitorio, la frequenza Fb del segnale di retroazione Vb raggiunge la frequenza Fr del (con Vc=0). In di riferimento Vr segnale condizione di aggancio, la frequenza Fo del segnale di uscita Vo è quindi uguale a Fr*N. Pertanto, il PLL 100 rilascia un segnale di uscita Vo con una frequenza Fo avente un qualsiasi valore desiderato che è multiplo della frequenza Fr del segnale di riferimento Vr (al variare di N); in altre parole, la frequenza di uscita Fo può essere regolata (in una banda di interesse) con una di canale, uguale risoluzione, o spaziatura frequenza di riferimento Fr.

25 Una consequenza inevitabile del processo descritto

Ing. Ennio PEZZOLI Nacriz. 528 (in proprio e per gli altri)

sopra è che la moltiplicazione di frequenza eseguita dal PLL 100 aumenta il contributo ad un rumore di fase del segnale di uscita Vo (dovuto al divisore di frequenza 105) con legge quadratica rispetto al valore N; pertanto, N deve essere mantenuto relativamente basso, con una 5 conseguente spaziatura di canale elevata. Inoltre, il comparatore di fase 115 genera un rumore transitorio alla sua frequenza operativa Fr (a causa di picchi, o spikes, alla velocità finita dei suoi componenti dovuti circuitali); questa interferenza può essere rappresentata 10 come spurie (di riferimento) ad offset di +/-Fr attorno ad una portante Fo. Le spurie di riferimento sono filtrate dal filtro di anello 120. Sfortunatamente, la larghezza di banda del filtro di anello 120 non può essere troppo stretta in quanto ciò aumenterebbe il 15 rumore di fase ed un tempo di assestamento richiesto per commutare tra canali diversi. Di nuovo, la frequenza Fr del segnale di riferimento Vr deve essere mantenuta relativamente elevata.

Gli inconvenienti sopramenzionati dei PLL interi sono risolti da un'architettura frazionaria, in cui il rapporto di divisione del divisore di frequenza 105 cambia dinamicamente nella condizione di aggancio. In particolare, in F cicli, K volte la frequenza Fo del 25 segnale di uscita Vo è divisa per N+1 invece che per N.

5

10

15

20

25

Ing. Ennio PEZZOLI V Iscriz. 528 (in proprio e per gli altri)

Il rapporto di divisione medio su F cicli è quindi:

$$\frac{K(N+1)+(F-K)N}{F} = N + \frac{K}{F}$$

Di conseguenza, nella condizione di aggancio la frequenza Fo del segnale di uscita Vo è uguale a (N+K/F)Fr.

L'architettura frazionaria consente di avere una risoluzione di frequenza che è una porzione frazionaria della frequenza di riferimento Fr; pertanto, la frequenza di riferimento Fr può essere superiore alla spaziatura di canale (con una conseguente riduzione del valore N). In questo modo, le prestazioni del PLL 100 in termini sia di rumore di fase sia di tempo di assestamento sono migliorate. Ad esempio, una spaziatura di canale di 30KHz può essere ottenuta (con F=16) usando una frequenza di riferimento Fr=16*30kHz=480kHz; per un PLL che lavora in banda di 900MHz, il valore N=Fo/Fr è quindi una 900MHz/480KHz=1875 (invece di 900MHz/30kHz=30.000 per una corrispondente architettura intera).

Tuttavia, i cambiamenti nella divisione di frequenza eseguita dal blocco 105 provocano spurie supplementari, con una periodicità uguale a 1/(K*F/Fr); queste spurie (frazionarie) sono ad offset multipli di +/-Fr/F attorno alla portante Fo. Le spurie frazionarie sono in genere di ampiezza superiore alle spurie di riferimento, e risiedono su canali adiacenti nelle impostazioni peggiori definite dai canali frazionari 1/F e (F-1)/F. Pertanto,

10

15

20

25

Ing. Ennio PEZZOLI N. Iscriz. 528 (in proprio e ser gli altri)

le spurie frazionarie non possono essere rimosse dal filtro di anello 120; infatti, ciò richiederebbe una banda passante di anello troppo stretta (con un aumento intollerabile del rumore di fase e del tempo di assestamento nel PLL 100).


In ogni caso, i concetti della presente invenzione sono applicabili anche quando il PLL ha una struttura diversa o include elementi equivalenti, quando il PLL lavora con frequenza di riferimento, spaziatura di canale e/o parametri operativi diversi, e simili.

Movendosi ora alla Figura 2a, il comparatore di fase 115 include un rilevatore di frequenza e di fase (Phase Frequency Detector, o PFD) 205; il PFD 205 rileva una differenza di fase tra il segnale di retroazione Vb ed il segnale di riferimento Vr sia inferiore a $+/-2\pi$ radianti sia superiore a $+/-2\pi$ radianti (comunemente indicata come differenza di frequenza).

A tale scopo, il segnale di riferimento Vr è applicato al terminale di orologio (clock) di un flip-flop di tipo D 210r; il terminale D (di ingresso) del flip-flop 210r è connesso al terminale positivo di una sorgente di alimentazione continua +Vdd (ad esempio, 5V rispetto ad una tensione di riferimento o massa). Analogamente, il segnale di retroazione Vb è applicato al terminale di clock di un flip-flop di tipo D 210b; il

20

25



terminale D del flip-flop 210b è connesso al terminale di alimentazione.

Il terminale Q (di uscita) del flip-flop 201r ed il terminale Q del flip-flop 201b sono connessi a rispettivi terminali di ingresso di una porta AND 215. Il segnale in uscita dalla porta AND 215 è fornito, attraverso una linea di ritardo 220, ai terminali di reset del flip-flop 210r e del flip-flop 210b.

Il terminale Q (negato) del flip-flop 210r fornisce

un segnale indicatore di incremento di fase Su; il
segnale Su è sottolineato per indicare che esso è ad un
valore logico basso (0) quando asserito e ad un valore
logico alto (1) quando deasserito. Il terminale Q del
flip-flop 210d fornisce direttamente un segnale
indicatore di decremento di fase Sd.

I segnali Su e Sd controllano una pompa di carica 225. La pompa di carica 225 include un ramo superiore (riferito alla tensione di alimentazione +Vdd) ad ramo inferiore (riferito a massa). Ιl superiore consiste di un generatore di corrente 230h (che fornisce una corrente Ih), il quale è connesso in serie interruttore elettronico 232h (tipicamente ad PMOS); analogamente, implementato con un inferiore consiste di un generatore di corrente 2301 (che fornisce una corrente Il), il quale è connesso in serie

15

20

25

Ing. Ennio PEZZOLI Isoriz, 528 (in proprio e per gli altri)

ad un interruttore elettronico 2321 (tipicamente implementato con un NMOS). L'interruttore 232h e l'interruttore 232l sono controllati, rispettivamente, dal segnale di incremento <u>Su</u> e dal segnale di decremento Sd. Il ramo superiore ed il ramo inferiore sono connessi tra loro, e definiscono un terminale di uscita della pompa di carica 225 che fornisce una corrente Ip.

Come descritto in dettaglio nel seguito, un circuito di condizionamento 235 fornisce un segnale Sc. Il segnale di condizionamento Sc controlla un interruttore elettronico 240 (ad esempio, implementato con un NMOS). Un ulteriore generatore di corrente 242 è connesso tra l'interruttore 240 ed il terminale di uscita della pompa di carica 225; il generatore 242 estrae una corrente di condizionamento Ic dal terminale di uscita della pompa di carica 225. La corrente di controllo Id=Ip-Ic che ne risulta è quindi fornita al filtro di anello.

Considerando congiuntamente le Figure 2a e 2b, il segnale di incremento <u>Su</u> è asserito in corrispondenza della rilevazione di un fronte di salita del segnale di riferimento Vr; in risposta a ciò, l'interruttore 232h è chiuso e la corrente Ih è iniettata nel terminale di uscita della pompa di carica 225. Analogamente, il segnale di decremento Sd è asserito in corrispondenza della rilevazione di un fronte di salita del segnale di

N. 15 Sept. 528 (in proprio e per gli altri)

retroazione Vb; l'interruttore 2321 è quindi chiuso e la corrente Il è estratta dal terminale di uscita della pompa di carica 225. Quando entrambi i segnali <u>Su</u> ed Sd sono asseriti, i flip-flop 210b e 210r sono resettati; di conseguenza, gli interruttori 232h,232l sono aperti in modo da azzerare le corrispondenti correnti Ih,Il. La linea di ritardo 220 assicura che i flip-flop 210r,210b sono resettati con un breve ritardo che rimuove gli effetti della zona-morta della pompa di carica 225.

La corrente della pompa di carica Ip consiste quindi di una serie di impulsi indicativi della differenza di fase tra i segnali Vb e Vr. In particolare, ogni impulso della corrente della pompa di carica Ip ha una larghezza proporzionale al modulo della differenza di fase;

15 l'impulso è positivo quando il fronte di salita del segnale di retroazione Vb segue il fronte di salita del segnale di riferimento Vr, oppure è negativo in caso contrario.

In un PLL noto nell'arte (vedi Figura 2b), la corrente di condizionamento Ic consiste di una corrente continua che è fornita al filtro di anello. Il PLL si aggancia quando la corrente di controllo complessiva Id=Ip-Ic iniettata nel filtro di anello ad ogni ciclo è zero (ossia, l'area positiva è uguale all'area negativa).

25 In questa condizione mostrata in figura, il segnale di

20

25

Ing. Ennio PEZZOLI Netseriz. 528 (in proprio e per gli altri)

retroazione Vb ed il segnale di riferimento Vr hanno la differenza di fase stessa frequenza, ma una di corrispondente al valore della corrente condizionamento Ic. Tuttavia, il valore istantaneo della corrente di controllo Id è diverso da zero; ciò provoca un'oscillazione (alla frequenza di riferimento Fr) nella fornita al VCO, tensione di controllo Vс livello delle spurie di corrispondente aumento nel riferimento.

Al contrario, come mostrato in Figura 2c, nella 10 la presente invenzione soluzione in accordo con corrente di condizionamento Ic consiste di una serie di impulsi. Preferibilmente, gli impulsi della corrente di condizionamento Ic sono sincroni con il segnale di retroazione Vb; in particolare, un fronte di discesa di 15 impulso della corrente di condizionamento generato in risposta ad un corrispondente fronte salita del segnale di retroazione Vb. L'impulso ha una durata predefinita (ad esempio, 1-2ns).

Il PLL si aggancia quando gli impulsi della corrente della pompa di carica Ip combaciano con gli impulsi della corrente di condizionamento Ic; in questa condizione mostrata in figura, la corrente di controllo Id ha un valore istantaneo che è sempre nullo. Di conseguenza, la frequenza Fb del segnale di retroazione Vb è uguale alla

10

15

20

Ing. Ennio PEZZOLI N. Iscriz. 528 (in proprio e per gli altri)

frequenza Fr del segnale di riferimento Vr. Tuttavia, il segnale di retroazione Vb ed il segnale di riferimento Vr hanno una differenza di fase corrispondente alla larghezza degli impulsi della corrente di condizionamento Ic (con i fronti di salita del segnale di retroazione Vb che seguono i corrispondenti fronti di salita del segnale di riferimento Vr).

In ogni caso, i concetti della presente invenzione sono applicabili anche quando il PFD è sostituito con un miscelatore (mixer) o con porte XOR, oppure quando la pompa di carica ha un'altra struttura (ad esempio, invertendo le posizioni dei generatori di corrente e degli interruttori in ogni ramo); considerazioni analoghe i transistori **PMOS** ed NMOS sono si applicano se sostituiti con componenti equivalenti, se la corrente di condizionamento è iniettata nel terminale di uscita della pompa di carica (per mezzo di un generatore di corrente controllato da un PMOS), e simili. In alternativa, il segnale di incremento ed il segnale di decremento sono ai fronti di discesa, generati in risposta rispettivamente, del segnale di riferimento e del segnale di retroazione, oppure il PFD prevede segnali equivalenti indicativi della differenza di fase tra il segnale di retroazione ed il segnale di riferimento.

Un'implementazione del circuito di condizionamento

5

10

Ing. Ennio PEZZOLI N. Iscriz 528 (in proprio e per gli altri)

(basata sui segnali disponibili nel divisore di 235 frequenza 105) è mostrata in Figura 3a. In particolare, il divisore di frequenza 105 include un divisore bimodulo 305. Il blocco 305 divide la frequenza Fo del segnale di uscita Vo per P o P+1, (dove P è un numero predefinito); in questo modo, un intero meccanismo di divisione continuo può essere ottenuto controllando il numero di volte in cui si divide per P o P+1. Ad esempio, un divisore 3/4 consente di realizzare un rapporto di divisione uguale a 608/202=3,01 dividendo la frequenza Fo del segnale di uscita Vo per 3 un totale di 200 volte e per 4 due volte (608=3*200+4*2 e 202=200+2).

controllato da una logica 310 in funzione del valore N e del valore di aggiustamento K. Il risultato della divisione di frequenza eseguita dal divisore bi-modulo 305 consiste di un segnale pre-scalato Vs (avente una frequenza Fs) che è usato per sincronizzare (clock) gli altri elementi del divisore di frequenza 105 e per resettare la logica di controllo 310; lo stesso segnale pre-scalato Vs è anche usato per sincronizzare il circuito di condizionamento 235. Un contatore 315 (ad esempio, a modulo 16) genera il segnale di retroazione Vb dividendo la frequenza Fs del segnale pre-scalato Vs per

10

15

20

Ing. Ennio PEZZOLI N. Iscriz. 528 (in proprio e per gli altri)

il suo modulo (ossia, Fb=Fs/16).

Il circuito di condizionamento 235 include un decodificatore 320 che riceve il contenuto del contatore 315. Il decodificatore 320 produce un segnale S_6 , il quale è applicato al terminale D di un flip-flop 325 (sincronizzato dal segnale pre-scalato Vs). Il terminale Q del flip-flop 325 fornisce direttamente il segnale di condizionamento S_6 .

Considerando congiuntamente le Figure 3a e 3b, il segnale di retroazione Vb è mantenuto basso per 8 periodi del segnale pre-scalato Vs (ciascuno consistente di 3 periodi del segnale di uscita Vo) e si porta alto per i successivi 8 periodi (ciascuno consistente di 3 o 4 periodi del segnale di uscita Vo); in particolare, il fronte di salita del segnale di retroazione Vb è generato quando il contatore 315 raggiunge il valore 8. Il decodificatore 320 asserisce il segnale S₆ quando il contatore 315 assume il valore 6 (ossia, in risposta al fronte di salita del segnale pre-scalato Vs che precede quello che provoca il fronte di salita del segnale di retroazione Vb di 2 periodi).

Il segnale S_6 presenta un disallineamento (skew), rispetto al segnale pre-scalato Vs, a causa del ritardo introdotto dal decodificatore 320. Il segnale S_6 è staticizzato dal flip-flop 325 in risposta al successivo

10

15

20

Ing. Ennio PEZZOLI (in proprig

fronte di salita del segnale pre-scalato Vs. consequenza, il segnale di condizionamento Sc (fornito dal terminale Q del flip-flop 325) rimane asserito per un periodo del segnale pre-scalato Vs (dal valore 7 valore 8 del contatore 315). In questo modo, il fronte di discesa di ogni impulso del segnale di condizionamento Sc è sincrono con un corrispondente fronte di salita del segnale di retroazione Vb. Inoltre, l'impulso ha una larghezza ben definita; nell'esempio in questione, l'impulso del segnale di condizionamento Sc dura periodo del segnale pre-scalato Vs, cioè 3 periodi del segnale di uscita Vo.

In ogni caso, i concetti della presente invenzione sono applicabili anche quando il divisore di frequenza ha il diversa, quando circuito di struttura condizionamento include componenti equivalenti. Considerazioni analoghe si applicano se è previsto un altro divisore multi-modulo, se il contatore ha un modulo diverso, oppure se il segnale di condizionamento è sincronizzato con il segnale di retroazione in un altro In alternativa, ogni impulso del segnale modo. condizionamento ha una larghezza diversa, oppure il condizionamento consente di programmare circuito di questa larghezza ad un qualsiasi numero desiderato di periodi del segnale di uscita. 25

25

Ing. Ennio PEZZOLI Nescriz. 528 (in proprio e per gli altri)

Più in generale, la presente invenzione propone un circuito ad anello ad aggancio di fase, il quale è usato per fornire un segnale di uscita avente una frequenza dipendente dalla frequenza di un segnale di riferimento. Il circuito comprende mezzi per ricavare un segnale di retroazione dal segnale di uscita. Ulteriori mezzi sono usati per fornire un segnale di controllo, il quale è indicativo di una differenza di fase tra il segnale di riferimento ed il segnale di retroazione. La frequenza del segnale di uscita è controllata in funzione del 10 segnale di controllo. Inoltre, sono previsti mezzi per portare il circuito in una condizione di aggancio quando il segnale di riferimento ed il segnale di retroazione hanno la stessa frequenza ed una differenza di fase predefinita. Nella soluzione dell'invenzione, i mezzi per 15 il circuito nella condizione di portare per condizionare il segnale mezzi comprendono controllo ad avere un valore istantaneo sostanzialmente nullo nella condizione di aggancio; questo risultato è ottenuto tramite un segnale di condizionamento, il quale 20 consiste di una serie di impulsi ciascuno corrispondente alla differenza di fase pre-definita.

La soluzione dell'invenzione riduce fortemente gli effetti della non-linearità nella caratteristica di ingresso/uscita del comparatore di fase incluso nel PLL.

Ing. Ennie PEZZOLI

(in proprio e per gli altri

La struttura proposta forza il comparatore di fase a lavorare in una parte lineare della sua caratteristica di I/O; questo risultato è ottenuto condizionando la corrente di controllo (o qualsiasi altro segnale equivalente) ad avere un valore istantaneo che è sempre nullo nella condizione di aggancio.

Lo schema di condizionamento dell'invenzione non impatta il livello delle spurie di riferimento (come nelle soluzioni note nell'arte).

10 Pertanto, la soluzione concepita comporta un miglioramento delle prestazioni complessive del PLL.

La forma di realizzazione preferita dell'invenzione sopra descritta offre ulteriori vantaggi.

In particolare, la corrente di condizionamento è aggiunta alla corrente della pompa di carica.

Pertanto, la corrente risultante che è iniettata nel filtro di anello può essere condizionata (ad essere sempre nulla nella condizione di aggancio) in modo molto semplice.

20 Una tipica applicazione della soluzione proposta è in un PLL che include un PFD, il quale fornisce un segnale di incremento ed un segnale di decremento che sono asseriti in risposta a corrispondenti fronti di confronto, rispettivamente, del segnale di riferimento e del segnale di retroazione.

10

15

20

25

Ing. Ennio PEZZOLI N. Iscriz. 528 (in propriole rescali altri)

Questa struttura si adatta molto bene alla generazione degli impulsi della corrente di condizionamento.

Vantaggiosamente, gli impulsi della corrente di 5 condizionamento sono generati in modo sincrono con uno selezionato tra il segnale di riferimento ed il segnale di retroazione.

La caratteristica proposta rende possibile ottenere la corrente di condizionamento con un numero ridotto di semplici componenti.

Comunque, la soluzione in accordo con la presente invenzione si presta ad essere implementata in un PLL avente un'architettura diversa, iniettando la corrente di condizionamento in un'altra posizione, oppure anche generando la corrente di condizionamento in modo diverso.

In una forma di realizzazione preferita dell'invenzione, la corrente di condizionamento è derivata dal segnale fornito in uscita dal PLL.

La soluzione concepita fornisce una precisione molto elevata (in quanto è basata sulla sorgente di base dei tempi ad alta frequenza più precisa disponibile nel circuito).

Come ulteriore perfezionamento, i fronti di discesa della corrente di condizionamento corrispondono ai fronti di salita del segnale di retroazione.

10

15

20

Ing. Ennio PEZZOLI N. Igeriz, 528 (in proprio o por gli altri)

Questa scelta riduce il rumore introdotto dal divisore di frequenza (in quanto gli effetti di ogni picco causato dalla commutazione del segnale di retroazione sono scomparsi al successivo confronto).

Un modo per migliorare ulteriormente la soluzione è di sincronizzare il circuito di condizionamento per mezzo del segnale pre-scalato generato nel divisore di frequenza.

La struttura proposta rende possibile sfruttare componenti che sono già disponibili nel PLL.

Alternativamente, il segnale di condizionamento può essere generato usando una linea di ritardo invertente pilotata dal segnale di riferimento o dal segnale di retroazione; questa forma di realizzazione è molto semplice, ma introduce una instabilità (jitter) segnale di uscita dovuta alla variazione di larghezza negli impulsi del segnale di condizionamento (la quale variazione è proporzionale alla larghezza stessa). Inoltre, la presente invenzione è anche adatta ad essere implementata generando i fronti di salita del segnale di condizionamento in risposta ai fronti di salita del segnale di retroazione, sincronizzando il circuito di condizionamento in altro diverso (ad esempio, per mezzo di un circuito dedicato), oppure anche con una diversa

25 struttura del circuito di condizionamento.

5

10

Ing. Ennio PEZZOLI N. Iscriz. 528 (in proprio e per gli altri)


Senza nulla togliere all'applicabilità generale dell'invenzione, la soluzione concepita è particolarmente vantaggiosa in un PLL di tipo frazionario.

Infatti, lo schema di condizionamento proposto è molto efficace nella riduzione delle spurie frazionarie (senza aumentare il livello delle spurie di riferimento).

Comunque, l'implementazione della soluzione dell'invenzione in un PLL di tipo intero non è esclusa (anche se la linearità non è in genere critica in questo caso). Inoltre, lo stesso schema di condizionamento è utilizzabile anche in un PLL senza divisore di frequenza, il quale PLL fornisce sempre in uscita un segnale avente la stessa frequenza del segnale di ilferimento.

Naturalmente alla soluzione sopra descritta un tecnico del ramo, allo scopo di soddisfare esigenze contingenti e specifiche, potrà apportare numerose modifiche e varianti, tutte peraltro contenute nell'ambito di protezione dell'invenzione, quale definito dalle seguenti rivendicazioni.

* * * * *




RIVENDICAZIONI

1. Un circuito ad anello ad aggancio di fase (100) per fornire un segnale di uscita avente una frequenza dipendente dalla frequenza di un segnale di riferimento, il circuito comprendendo mezzi (105) per ricavare un segnale di retroazione dal segnale di uscita, mezzi (115) per fornire un segnale di controllo indicativo di una differenza di fase tra il segnale di riferimento ed il segnale di retroazione, mezzi (120,125) per controllare la frequenza del segnale di uscita in funzione del segnale di controllo, e mezzi (235-242) per portare il circuito in una condizione di aggancio quando il segnale di riferimento ed il segnale di retroazione hanno la stessa frequenza ed una differenza di fase pre-definita,

caratterizzato dal fatto che

- i mezzi per portare il circuito nella condizione di aggancio comprendono mezzi (235-242) per condizionare il segnale di controllo ad avere un valore istantaneo sostanzialmente nullo nella condizione di aggancio tramite un segnale di condizionamento consistente di una serie di impulsi ciascuno corrispondente alla differenza di fase pre-definita.
- 2. Il circuito (100) secondo la rivendicazione 1, in 25 cui i mezzi (115) per fornire il segnale di controllo




comprendono mezzi (205,225) per generare un segnale indicatore di fase consistente di una serie di impulsi ciascuno indicativo di una differenza di fase tra il segnale di riferimento ed il segnale di retroazione, ed in cui i mezzi per condizionare (235-242) includono mezzi (240-242) per aggiungere il segnale di condizionamento al segnale indicatore di fase, gli impulsi del segnale indicatore di fase essendo opposti agli impulsi del segnale di condizionamento nella condizione di aggancio.

3. Il circuito (100) secondo la rivendicazione 2, in 10 cui i mezzi (205,225) per generare il segnale indicatore di fase comprendono mezzi (210r) per settare un primo segnale indicatore in risposta ad un commutazione del segnale di riferimento, mezzi (210b) per 15 settare un secondo segnale indicatore in risposta al fronte di commutazione del segnale di retroazione, mezzi (215,220) per resettare il primo segnale indicatore ed il secondo segnale indicatore in risposta al settaggio di entrambi il primo ed il secondo segnale indicatore, e 20 mezzi (225) per combinare il primo segnale indicatore ed il secondo segnale indicatore nel segnale indicatore di fase, i fronti di commutazione del segnale di riferimento e del segnale di retroazione essendo sincroni con gli impulsi del segnale di condizionamento nella condizione 25 di aggancio.

15

20



- 4. Il circuito (100) secondo una qualsiasi delle rivendicazioni da 1 a 3, in cui i mezzi (235-242) per condizionare comprendono mezzi (235) per generare gli impulsi del segnale di condizionamento in modo sincrono con uno selezionato tra il segnale di riferimento ed il segnale di retroazione.
- 5. Il circuito (100) secondo la rivendicazione 4, in cui il segnale selezionato consiste del segnale di retroazione, i mezzi (235) per generare il segnale di condizionamento comprendendo mezzi (320-330) per derivare il segnale di condizionamento dal segnale di uscita.
 - 6. Il circuito (100) secondo la rivendicazione 5, in cui i mezzi (320-330) per derivare il segnale di condizionamento dal segnale di uscita comprendono mezzi (320) per generare il fronte di commutazione ed un ulteriore fronte di commutazione di ogni impulso del segnale di condizionamento in risposta, rispettivamente, ad un primo fronte di commutazione e ad un secondo fronte di commutazione del segnale di uscita, il secondo fronte di commutazione del segnale di uscita corrispondendo al fronte di commutazione del segnale di retroazione ed il primo fronte di commutazione del segnale di uscita precedendo il secondo fronte di commutazione del segnale di uscita di un numero pre-definito di periodi del

25 segnale di uscita.

10

25

- 7. Il circuito (100) secondo la rivendicazione 6, in cui i mezzi (105) per generare il segnale di retroazione comprendono un divisore multi-modulo (305) per derivare un segnale pre-scalato dal segnale di uscita, i mezzi per derivare (320-330) il segnale di condizionamento dal segnale di uscita essendo sincronizzati dal segnale pre-scalato.
- 8. Il circuito (100) secondo una qualsiasi delle rivendicazioni da 1 a 7, in cui il circuito ad anello ad aggancio di fase è di tipo frazionario.
- 9. In un circuito ad anello ad aggancio di fase, un metodo per fornire un segnale di uscita avente una frequenza dipendente dalla frequenza di un segnale di riferimento, il metodo comprendendo i passi di:
- 15 ricavare un segnale di retroazione dal segnale di uscita,

fornire un segnale di controllo indicativo di una differenza di fase tra il segnale di riferimento ed il segnale di retroazione,

20 controllare la frequenza del segnale di uscita in funzione del segnale di controllo, e


portare il circuito in una condizione di aggancio quando il segnale di riferimento ed il segnale di retroazione hanno la stessa frequenza ed una differenza di fase pre-definita,

caratterizzato dal fatto che il passo di portare il circuito nella condizione di aggancio comprende:


condizionare il segnale di controllo ad avere un valore istantaneo sostanzialmente nullo nella condizione di aggancio tramite un segnale di condizionamento consistente di una serie di impulsi ciascuno corrispondente alla differenza di fase pre-definita.

Ing. Ennio PEZZOLI


N. Iscriz. 528 proprio e per all'altri



Γ



Γ






FIG.2b Ing. Ennio PEZZOLI
N. Iscriz. 528
(in proprio e perior) altri)

1

 Γ





FIG.2c

Ing. Ennie PEZZOLI Nescriz. 528 (in proprio e pergli altri)



Ing. Ennio PEZZOLI N. Iscriz. 528 (in proprio e per gilattri)

 Γ

